오픈엣지테크놀로지
MC HW
[Memory Controller] RTL Design Engineer (전문연구요원 가능)
최근 authoritative 목록에서 확인된 공고입니다.
- 근무지
- 오픈엣지테크놀로지 HQ
대한민국 서울특별시 강남구 역삼로 114 12F - 경력
- 2~0년
- 고용형태
- 정규직
- 마감
- unspecified
- 최근 목록 확인
- 2026-09-08T09:36:35.334346Z
주요 업무
차세대 Memory Controller 설계 및 검증 Memory Controller Performance 분석 및 개선 기능 안전 관리 인증 (ISO 26262) Customer Project 담당 (Customization Feature 설계 및 지원) UVM 기반 IP 검증 환경 개발 및 검증
자격 요건
경력: 2년 이상의 RTL 설계 경험 (Verilog or System Verilog) 해외 여행에 결격 사유가 없으신 분
우대 사항
직무 관련 Knowledge 보유자 우대 On-chip Bus Protocol: AMBA- AXI, APB, AHB DDR SDRAM, DDR PHY Interface (DFI), DDR PHY C/C++ Programming On-chip Bus Protocol: AMBA- AXI, APB, AHB DDR SDRAM, DDR PHY Interface (DFI), DDR PHY C/C++ Programming 직무 관련 Tool 경험자 우대 UVM, Design Compiler, Prime Time, Lint/CDC Checker UVM, Design Compiler, Prime Time, Lint/CDC Checker ISO 26262 관련 경험자 우대 Gem5 Tool 사용 및 Benchmark 운영 관련 경험자 우대 취업 보호 대상자 (보훈, 장애 등)는 관련 법령에 의거하여 우대
공고 내용
본문
오픈엣지는 인공지능 기술을 더 많은 사람이, 더 가까이에서 누릴 수 있도록 AI 엣지 컴퓨팅 반도체 IP를 개발합니다. 📍 Location: Seoul, Korea 📍 Position: [Memory Controller] RTL Design Engineer (전문연구요원 가능) 오픈엣지 Memory Controller팀에서는 SoC의 핵심인 Memory Controller IP 설계를 담당합니다. 팀원들은 DDR Memory Controller IP 설계 및 검증, IP Product에 대한 Customer Project를 담당하며, Automotive향 제품을 위한 기능 안전 관리 인증 (ISO 26262) 업무를 담당하게 됩니다.
필요 스킬
Digital Design Concept에 대한 이해 Clock Domain Crossing, Low Power Design, Timing/Area Optimized Design, etc. Clock Domain Crossing, Low Power Design, Timing/Area Optimized Design, etc. Testbench development and debugging skill Script Language (Python or Tcl, etc.)
채용 전형
서류 전형 > 1차 면접 (직무 인터뷰) > 2차 면접 (리더십 인터뷰) > 최종 합격 서류 전형 : 이력서 및 자기소개서(필수), 포트폴리오(선택) 지원 시 합격 여부와 관계없이 메시지를 전달해 드립니다.